65nm BCDプロセスは、最高の省電力性能、最高のデジタル回路搭載能力、そして最小のダイサイズと最少マスク枚数との相乗効果による優れた費用対効果で、低電圧パワー市場セグメントを牽引します。
このプラットフォームは、PMIC、ロードスイッチ、DC-DCコンバータ、LEDドライバ、モータードライバ、バッテリーマネジメント、アナログ/デジタルコントローラなど、アプリケーションを問わず電圧16Vまでのあらゆるタイプのパワーマネージメントチップの競争力を大幅に強化します。
このプロセスには、5V、7V、12V、16Vで動作する4種類の最先端パワーLDMOSトランジスタが搭載され、それぞれ現時点で最高レベルのオン抵抗とQgdパラメーターを備えています。さらに、複数のチップを単一のモノリシックなICソリューションに統合でき、従来のマルチチップモジュール構成に比べてシステムのコスト構造およびトータルパフォーマンス改善が可能となります。
タワーセミコンダクターのパワートランジスタは分離性能に優れているとともに、オン抵抗も5V LDMOSにおいて1mΩ*mm²未満と極めて低く、メガヘルツ(MHz)級のスイッチング周波数で動作する製品に対しても、65nm BCDパワートランジスタのQgdが2.3mΩ*nCと非常に低いことが利点です。さらに、1層もしくは2層の3.3μm厚のCu厚膜配線層を使用することで、極めて低い配線抵抗を実現しています。また65nm BCDは、5V系としてアグレッシブな113Kgate/mm²、1.2V系は 800Kgate/mm² のデジタルライブラリを提供します。