先端65nm BCDパワーマネジメントプラットフォーム

65nm BCDプロセスは、最高の省電力性能、最高のデジタル回路搭載能力、そして最小のダイサイズと最少マスク枚数との相乗効果による優れた費用対効果で、低電圧パワー市場セグメントを牽引します。

このプラットフォームは、PMIC、ロードスイッチ、DC-DCコンバータ、LEDドライバ、モータードライバ、バッテリーマネジメント、アナログ/デジタルコントローラなど、アプリケーションを問わず電圧24Vまでのあらゆるタイプのパワーマネージメントチップの競争力を大幅に強化します。

このプロセスには、最先端パワーLDMOSトランジスタが搭載され、最高レベルのオン抵抗とQgdパラメーターを備えています。さらに、複数のチップを単一のモノリシックなICソリューションに統合でき、従来のマルチチップモジュール構成に比べてシステムのコスト構造およびトータルパフォーマンス改善が可能となります。競争力あるパワー性能を実現しつつ、マスクレイヤー数は最小限にとどめることがこのプロセスの開発コンセプトです。

タワーセミコンダクターのパワートランジスタは分離性能に優れているとともに、オン抵抗も極めて低く、5V駆動の LDMOSにおいて0.8mΩ*mm²未満です。メガヘルツ（MHz）級のスイッチング周波数で動作する製品に対して、65nm BCDパワートランジスタのQgdが非常に低いことも強みです。さらに、1層もしくは2層の3.3μm厚のCu厚膜配線層を使用することで、極めて低い配線抵抗を実現しています。また65nm BCDは、5V系としてアグレッシブなmm²あたり113Kgate、1.2V系はmm²あたり850Kgateのデジタルライブラリを提供します。